总有人犟8nm套刻精度，65nm的规格就能产28nm，甚至更小。

我们简单做个实验。8nm套刻精度是指芯片两层之间，晶体管，导线对准的误差。就是你你对准误差8nm也能接上，正常工作。

65nm规格的意思就是，单个晶体管65nm大小。或者导线65nm大小。

实验如下：

先尝试65nm的器件，8nm的套刻精度

在电脑上用POWEEPOINT画一张图，图上是10根线，每根线宽度6.5磅，线与线之间距离也是6.5磅。

然后拷贝这张图，现在请将拷贝的图与原图手动对准。对齐了，就可以通电正常工作，对不齐呢，就失败。那么你拷贝的线图与原图，可以稍有偏差，这个偏差就是套刻精度，如果是0.8磅。你就知道，线与线左右上下对齐空间还不想。可以左右挪动8*0.8，也能对上。

当然为了保险，最好不要走极端，例如我这个手比较笨一点，对齐精度在2磅，我手一抖可能就对不上你咯。

现在你看，8nm，65nm的器件，对齐难度还可以吧。

现在双重曝光，32nm的器件，8nm的套刻精度（对齐误差）

现在来说双重曝光，双重曝光是指同一层，曝光两次。现在假设我们想晶体管为32nm，也就是每根线现在是3.2磅了，但对齐误差没变。也就是我的手还是那么抖。

因为一层要刻两次。那这两次之间还会干扰，本来一次是0.8磅，我这抖2次就不是0.8了，而是1.13简单点就是1.2磅了，

现在也拷贝一张新图，这张图和原图要对准，你对准的目标只有3.2磅，而你的误差确是1.2，左右一个1.2中间就只剩0.8磅了，这良品率肯定不高，怎么办？

那就要求降低对齐误差，降到对齐误差也就是套刻精度*4-套刻精度*5，规格越小，这个系数越高。那12*4就是48nm，12*5就是60nm。有这么大的空间，你手稍微抖一点，也能对上。

现在你明白为什么8nm的套刻精度，良品率要达标的话，一次曝光65nm肯定可以。甚至可以做到32nm-40nm，为什么说65nm呢？这是整个光学系统精度不够啊，或者说光学系统已经到极限了，只能做到65nm。

接下来的路

我首先假定光学系统可以支持更小的分辨率。但这个假设本身有问题，光学系统恰恰是关键要提升的。

首先要提高分辨率，然后提高套刻精度。

我们的手就是工作台，和光刻头。你看这个误差主要来自于工作台和光学系统配合。电机移动，光学系统都要做到极致。稍微偏一点，套刻精度就下来了。

现在你画20根线，线宽为3.25磅，线与线之间也是3.25磅，然后你想如果对齐精度已经是1.2磅了，稍有偏差，你就对不上了。这就是双重曝光与套刻精度的相对关系。

也就是，越往后难度越大，越需要更精密的设备了。这就是蔡司，尼康厉害的地方。