作者 | ZeR0
编辑 | 漠影

芯东西12月11日报道，12月9日，英特尔在IEDM 2023（2023 IEEE 国际电子器件会议）上展示了多项技术突破，包括结合背面供电和直接背面触点（direct backside contacts）的3D堆叠CMOS晶体管、近期背面供电研发突破的扩展路径（如背面触点）、率先在同一块300毫米晶圆上而非封装中成功实现了硅晶体管与氮化镓（GaN）晶体管的大规模单片3D集成。

“我们正在进入制程技术的埃米时代，展望’四年五个制程节点’计划实现后的未来。”英特尔公司高级副总裁兼组件研究总经理Sanjay Natarajan谈道，“在IEDM 2023上，英特尔展示了继续推进摩尔定律的研究进展，这显示了我们有能力面向下一代移动计算需求，开发实现晶体管进一步微缩和高能效比供电的前沿技术。”

晶体管微缩和背面供电是满足世界对更强大算力指数级增长需求的关键。通过完善背面供电技术的完善和采用新型2D通道材料等创新，英特尔正致力于继续推进摩尔定律，在2030年前实现在单个封装内集成一万亿个晶体管。

英特尔在IEDM 2023上展示的创新技术储备如下：

1、最新晶体管研究成果：CFET或3D晶体管堆叠已被提出作为下一个晶体管微缩架构。在IEDM 2023上，英特尔展示了结合背面供电和背面触点的3D堆叠CMOS晶体管，能够以微缩至60nm的栅极间距垂直地堆叠互补场效应晶体管（CFET）。该技术可通过晶体管堆叠提升面积效率和性能优势，还结合了背面供电和直接背面触点，体现了英特尔在GAA（全环绕栅极）晶体管领域的领先地位。

2、以背面供电技术推进未来技术节点工艺创新：英特尔的PowerVia将于2024年生产准备就绪，率先实现背面供电。英特尔在IEDM 2023上发表的研究明确了超越PowerVia，进一步拓展背面供电技术的路径及所需的关键工艺进展，还强调了对背面触点和其它新型垂直互联技术的采用，从而以较高的面积效率堆叠器件。

3、率先在同一块300mm晶圆上成功集成硅晶体管和氮化镓晶体管，且性能良好：英特尔在硅和氮化镓的工艺集成方面取得了进展，成功实现了一种高性能、大规模的集成电路供电解决方案，名为“DrGaN”，有望让供电解决方案满足未来计算对功率密度和能效的需求。

4、推进2D晶体管领域的研发工作：过渡金属二硫属化物（TMD）2D通道材料让晶体管物理栅极长度有机会微缩到10nm以下。英特尔在IEDM 2023上展示高迁移率（high-mobility）的过渡金属二硫属化物晶体管原型，用于NMOS（n型金属氧化物半导体）和PMOS（p型金属氧化物半导体）这两大CMOS关键组件。英特尔还展示其率先实现的两项技术：GAA 2D过渡金属二硫属化物PMOS晶体管和在300mm晶圆上制造的2D PMOS晶体管。

结语：英特尔用多元技术创新“续命”摩尔定律

英特尔组件研究团队致力于通过高效堆叠晶体管继续实现微缩，通过不断拓展工程技术的边界，包括晶体管堆叠，背面供电技术的提升，以及将不同材料制成的晶体管集成在同一晶圆上，实现在性能提升的同时在芯片上集成更多晶体管。

在IEDM 2023上发表的最新进展，展现了英特尔组件研究团队在技术创新上的持续投入。包括这些进展与该团队近期在制程技术路线图上实现的PowerVia背面供电技术、用于先进封装的玻璃基板和Foveros Direct等在内，英特尔正在通过技术创新不断微缩晶体管，从而使未来的制程路线图继续按照摩尔定律的节奏微缩。